在多層板的PCB設(shè)計(jì)中，對(duì)于疊層的安排顯得尤為重要。一個(gè)好的疊層設(shè)計(jì)方案將會(huì)大大減小EMI及串?dāng)_的影響，在下面的討論中，我們將具體分析疊層設(shè)計(jì)如何影響高速電路的電氣性能。

一．多層板和鋪銅層(Plane)
    多層板在設(shè)計(jì)中和普通的PCB板相比，除了添加了必要的信號(hào)走線層之外，最重要的是安排了獨(dú)立的電源和地層(鋪銅層)。在高速數(shù)字電路系統(tǒng)中，使用電源和地層來代替以前的電源和地總線的優(yōu)點(diǎn)主要在于：
為數(shù)字信號(hào)的變換提供一個(gè)穩(wěn)定的參考電壓。
均勻地將電源同時(shí)加在每個(gè)邏輯器件上
有效地抑制信號(hào)之間的串?dāng)_
    原因在于，使用大面積鋪銅作為電源和地層大大減小了電源和地的電阻，使得電源層上的電壓很均勻平穩(wěn)，而且可以保證每根信號(hào)線都有很近的地平面相對(duì)應(yīng)，這同時(shí)減小了信號(hào)線的特征阻抗，對(duì)有效地較少串?dāng)_也非常有利。所以，對(duì)于某些高端的高速電路設(shè)計(jì)，已經(jīng)明確規(guī)定一定要使用6層(或以上的)的疊層方案，如Intel對(duì)PC133內(nèi)存模塊PCB板的要求。這主要就是考慮到多層板在電氣特性，以及對(duì)電磁輻射的抑制，甚至在抵抗物理機(jī)械損傷的能力上都明顯優(yōu)于低層數(shù)的PCB板。
    如果從成本的因素考慮，也并不是層數(shù)越多價(jià)格越貴，因?yàn)镻CB板的成本除了和層數(shù)有關(guān)外，還和單位面積走線的密度有關(guān)，在降低了層數(shù)后，走線的空間必然減小，從而增大了走線的密度，甚至不得不通過減小線寬，縮短間距來達(dá)到設(shè)計(jì)要求，往往這些造成的成本增加反而有可能會(huì)超過減少疊層而降低的成本，再加上電氣性能的變差，這種做法經(jīng)常會(huì)適得其反。所以對(duì)于設(shè)計(jì)者來說，一定要做到全方面的考慮。

二．高頻下地平面層對(duì)信號(hào)的影響
    如果我們將PCB的微帶布線作為一個(gè)傳輸線模型來看，那么地平面層也可以看成是傳輸線的一部分，這里可以用“回路”的概念來代替“地”的概念，地鋪銅層其實(shí)是信號(hào)線的回流通路。電源層和地層通過大量的去耦電容相連，在交流情況下，電源層和地層可以看成是等價(jià)的。在低頻和高頻下電流回路有什么不同呢?從下圖中我們可以看出來，在低頻下，電流是沿電阻最小的路徑流回，而在高頻情況下，電流是沿著電感最小的回路流回，也是阻抗最小的路徑，表現(xiàn)為回路電流集中分布在信號(hào)走線的正下方。
 
    高頻下，當(dāng)一條導(dǎo)線直接在接地層上布置時(shí)，即使存在更短的回路，回路電流也要直接從始發(fā)信號(hào)路徑下的布線層流回信號(hào)源，這條路徑具有最小阻抗，即電感最小和電容最大。這種靠大電容耦合抑制電場(chǎng)，靠小電感耦合抑制磁場(chǎng)來維持低電抗的方法稱為自屏蔽。
    下面這個(gè)公式反映了信號(hào)線下方回流路徑上的電流密度隨各種條件而變化的規(guī)律：
 
 
    從公式中可以得出結(jié)論：在電流回路上，離信號(hào)線越近的位置，電流的密度越大，這種情況下整個(gè)回路的面積最小，因而電感也最小。同時(shí)可以想象，信號(hào)線和回路如果離的很近，兩者電流大小近似相等，方向相反，在外部空間產(chǎn)生的磁場(chǎng)可以相互抵消，因此對(duì)外界的EMI也很小。所以，在疊層設(shè)置時(shí)最好保證每個(gè)信號(hào)走線層都有很近的地平面層相對(duì)應(yīng)。
    現(xiàn)在考慮地平面上的串?dāng)_問題，在高頻數(shù)字電路中，造成串?dāng)_的主要原因是電感耦合的結(jié)果。從上面回路電流密度分布的公式看出，當(dāng)幾個(gè)信號(hào)線離的比較近的時(shí)候，相互的回路電流會(huì)產(chǎn)生交疊，這時(shí)候兩者之間的磁場(chǎng)必然相互干擾，從而產(chǎn)生串?dāng)_噪聲。串?dāng)_電壓的大小和信號(hào)線之間的距離D，地平面的高度H以及系數(shù)K有關(guān)，見下圖：
 
    式中K與信號(hào)的上升時(shí)間以及相互干擾的信號(hào)線的長(zhǎng)度有關(guān)。對(duì)于疊層設(shè)置來說，無疑拉近信號(hào)層和地層的距離將會(huì)有效的減少地平面的串?dāng)_。
    在實(shí)際PCB設(shè)計(jì)布線時(shí)經(jīng)常會(huì)遇到這樣一個(gè)問題，就是在對(duì)電源和地層進(jìn)行鋪銅時(shí)，如果不注意，可能會(huì)在鋪銅區(qū)里出現(xiàn)一個(gè)隔離的槽，這一情況往往是由于過孔過密，或者過孔的隔離區(qū)設(shè)計(jì)不合理造成的(如圖)。后果是減慢了上升時(shí)間，增加了回路面積，從而導(dǎo)致電感的增大，容易產(chǎn)生不必要的串?dāng)_和EMI，我們要避免發(fā)生這種現(xiàn)象。
 
因?yàn)榛芈冯娏骼@道而增大的電感大致可以表示為：
L=5Dln(D/W)
D代表信號(hào)線到斷槽最近端的垂直距離，W是指走線的線寬。